justchen
文章 205
FPGA vivado 创建自已的IP核(封装自已的Verilog模块)
新建一个 IP 项目 vivado 界面选择 Tools->Create and Package New IP…
FPGA zynq AXI GPIO使用
通用 如果需要 GPIO 中断, 需要打开 arm core 中的 pl-ps 中断. 如下图 API 详情 …
FPGA vivado zynq 初学记录
IO 管脚分配问题 在 block design 中, 我们设置的管脚为 led, 但在生成 HDL 文件时,…
折腾 Linux VPS回程路由一键测试脚本
github 地址: https://github.com/nanqinlang-script/testrac…
随手记 崔永元在美国华盛顿的演讲
2014 年 9 月已从央视辞职了的崔永元在华盛顿做了一场演讲,很多人在网上找崔永元在华盛顿的演讲视频,但几乎…
嵌入式笔记 各种嵌入式镜像文件打包
jffs2 mkfs.jffs2 -s 0x1000 -e 0x10000 -l -d ./rootfs_uc…