vivado zynq 初学记录 2018/11/16 | FPGA | justchen | 暂无评论 | 4236 views IO管脚分配问题 在block design中,我们设置的管脚为 led,但在生成HDL文件时,会被重命名,如下图 因此,在 xds文件中描述管脚应该这样 SDK使用 一般需要包含这个文件.#include “xparameters.h” 外设的宏在这个文件里有描述 在BSP项目里有个system.mss文件,里面包含外设文件,可以使用它……