环境 vivado与petalinux的环境都要source下 source /opt/pkg/petalinux/settings.sh source /opt/Xilinx/Vivado/2017.4/settings64.sh 创建工程 获取硬件信息 petalinux-create –type project –templat……
分类目录：FPGA
vivado 创建自已的IP核(封装自已的Verilog模块)
新建一个IP项目 vivado界面选择 Tools->Create and Package New IP 选择创建一个基于AXI4的IP, 为什么要选择AXI4呢? 因为AXI接口在ZYNQ ARM core核里能更好地进行读写,不然所有对该核的操作都得自已写私有的模块来处理,工作量稍大 中断,可选可不选.看应用需求. 打开IP项目 最后……
zynq 程序固化
直接抄别人写好的https://blog.csdn.net/fengyuwuzu0519/article/details/80411894 ZYNQ的启动流程 ZYNQ7000 SOC 芯片可以从 FLASH 启动，也可以从 SD 卡里启动， 本节介绍程序 FLASH 启动的方法。Zynq7000 SOC 芯片上电后，最先运行的是ARM端……
zynq AXI GPIO使用
通用 如果需要GPIO中断,需要打开arm core中的pl-ps中断.如下图 API详情 xgpio函数 int XGpio_Initialize(XGpio * InstancePtr, u16 DeviceId) 名称 代码 解释 函数名 XGpio_Initialize 初始化GPIO 参数1 XGpio * InstancePt……
vivado zynq 初学记录
IO管脚分配问题 在block design中,我们设置的管脚为 led,但在生成HDL文件时,会被重命名,如下图 因此,在 xds文件中描述管脚应该这样 SDK使用 一般需要包含这个文件.#include “xparameters.h” 外设的宏在这个文件里有描述 在BSP项目里有个system.mss文件,里面包含外设文件,可以使用它……