FPGA - 网网'Blog

FPGA petalinux 初上手

环境 vivado 与 petalinux 的环境都要 source 下 source /opt/pkg/pe…

vivado 创建自已的IP核(封装自已的Verilog模块)

FPGA vivado 创建自已的IP核(封装自已的Verilog模块)

新建一个 IP 项目 vivado 界面选择 Tools->Create and Package New IP…

FPGA zynq 程序固化

直接抄别人写好的https://blog.csdn.net/fengyuwuzu0519/article/de…

zynq AXI GPIO使用

FPGA zynq AXI GPIO使用

通用如果需要 GPIO 中断, 需要打开 arm core 中的 pl-ps 中断. 如下图 API 详情 …

vivado zynq 初学记录

FPGA vivado zynq 初学记录

IO 管脚分配问题在 block design 中, 我们设置的管脚为 led, 但在生成 HDL 文件时,…