首页 » FPGA » 正文

vivado zynq 初学记录

IO管脚分配问题

在block design中,我们设置的管脚为 led,但在生成HDL文件时,会被重命名,如下图


因此,在 xds文件中描述管脚应该这样

SDK使用

一般需要包含这个文件.#include "xparameters.h" 外设的宏在这个文件里有描述
在BSP项目里有个system.mss文件,里面包含外设文件,可以使用它直接导入外设配置

vivado 创建 sub block

在顶层的bd中点右键,选择 create hierarchy

发表评论