vivado zynq 初学记录

763次阅读

IO管脚分配问题

在block design中,我们设置的管脚为 led,但在生成HDL文件时,会被重命名,如下图
vivado zynq 初学记录

因此,在 xds文件中描述管脚应该这样

SDK使用

一般需要包含这个文件.#include "xparameters.h" 外设的宏在这个文件里有描述
在BSP项目里有个system.mss文件,里面包含外设文件,可以使用它直接导入外设配置
vivado zynq 初学记录

vivado 创建 sub block

在顶层的bd中点右键，选择 create hierarchy

相关

正文完

发表至： FPGA

2018-11-16

0

zynq AXI GPIO使用

zynq 程序固化

vivado 创建自已的IP核(封装自已的Verilog模块)

petalinux 初上手

markdown 转PDF

zynq AXI GPIO使用

评论（没有评论）

文章搜索

随机文章

最新文章